【大纪元2011年07月18日讯】（大纪元记者王明编译报导）随着半导体生产技术日益精密，电子产品的体积越缩越小，未来将达到现在技术无法达到的地步。全球晶片制造设备主要供应商应用材料公司（Applied Materials），最近声称开发了一套生产系统，能在真空中生产逻辑电路中的电晶体的最上层结构，对最尖端的微处理器与绘图晶片而言，可达到电晶体速度最大化以及耗电量最小化的效能。这项22奈米的制程突破，将于今年下半年正式导入量产。
据麻省理工学院的《科技创业》网站（technologyreview.com）报导，电晶体是由多层的结构所形成，底层是活性硅材料，上方覆盖着介面连接层，然后最上面的一层才是称为介电质（dielectric）的薄膜，它使得电晶体具备如“闸门”般切换电路开通和关闭的功能。
为了使电子产品运算的速度更快，且更节能，晶片制造商的微缩技术日益提升，同时，电晶体的体积也达到前所未见的微小尺寸。因此，原子大小的制造精确度便成为备受关注的首要技术。
第一片含有22奈米电晶体大小的晶片将于今年正式投入生产的行列。由于生产的电晶体尺寸必须控制在奈米的大小，即使是相当细微的尺寸误差，便可能导致高价位的晶片成为不良品，仅能应用至精确度需求较低的电子商品。
应用材料公司销售的半导体设备，可在硅晶圆的上端堆放电晶体中的各层结构，这些结构被称为“闸极堆叠”（gate stack）。现在最新的晶片技术，是从32奈米推进至下一代22奈米制程，所以，闸极堆叠需要更高的生产技术。介面连接层和介电质薄膜将更为细薄，即使因材料碰触所导致的极小瑕疵，与之前较厚层所构成的体型较大的电晶体相比，更具有瑕疵被放大的效果。
该项制程是采用原子层沉积技术（Atomic-Layer Deposition，ALD），每次能堆叠由原子构成的一层介电质薄膜。据了解，这种制程成本较高，但已成为半导体不可或缺的一部分。由于电晶体是电路开关的闸门功能正确运作的关键，在制程中，必须确保将需要的原子，准确堆叠在想要的位置上。
导致ALD制程变异的其中一项因素，是晶片和空气接触。该公司的新设备，将堆叠电路开关闸门的整个制程，于真空的环境进行，一次也仅能生产一片晶圆。此外，完全真空的生产环境，也能增进电子穿越电晶体的速度，提高5%到10%，可以节省动力，或者加快制程的速度。
一般而言，生产一颗电晶体，其能源的消耗量具有显着的差异，而在真空环境下所生产的电晶体，能将显着差异的范围，缩减20%到40%。
