【大纪元2024年06月22日讯】（大纪元记者吴畏编译报导）全球最大的芯片制造商台湾半导体制造有限公司（即台积电，TSMC）正在探索一种先进的芯片（晶片）封装新方法，以跟上超高运算能力的需求。
据多位知情人士告诉《日经亚洲》，台积电正在与设备和材料供应商合作开发这种新方法，但要达到真正的商业化可能需要几年时间。
根据这多位知情人士说，新方法背后的想法是使用矩形面板状基板，而不是目前使用的传统圆形晶圆，这样可以在每个晶圆上放置更多组芯片。
这项研究仍处于早期阶段，但它代表了台积电的重大技术转变，此前台积电认为使用矩形基板太具挑战性。为了使新方法奏效，台积电及其设备供应商必须投入大量时间和精力进行研发，并升级或更换大量生产工具和材料。
知情人士透露，目前正在试验的矩形基板尺寸为510毫米x515毫米，可用面积是圆形晶圆的三倍以上。消息人士称，矩形形状也意味着边缘剩余的未使用面积会更少。
台积电先进的芯片堆叠和组装技术，被用于为英伟达（Nvidia）、超微半导体（AMD）、亚马逊和谷歌生产AI芯片，采用了目前最大的12吋硅晶圆。台积电正在扩大其在台湾的先进芯片封装产能，以满足不断增长的需求。知情人士透露，台中工厂的扩建主要是为了服务英伟达，而台南工厂的扩建是为了亚马逊和亚马逊的晶片设计合作伙伴 Alchip。
当被问及此事时，台积电表示“密切关注先进封装的进度和发展，包括面板级封装”。该公司表示不对个别客户相关议题发表评论。
芯片封装技术曾被视为芯片制造中技术含量相对较低的方面，但如今对于保持半导体进步的步伐越来越重要。
对于像英伟达的H200和B200这样的AI运算晶片，仅使用最先进的芯片生产是不够的。台积电首创的先进芯片封装技术 CoWoS（芯片基板上的晶圆上的芯片）也是必要的。例如，对于B200芯片组，CoWoS可以将两个Blackwell图形处理器组合在一起，并将它们与八个高宽频记忆体（HBM）连接起来，从而实现高速资料处理能力，大大提高运算效能。
但随着芯片尺寸不断增大以容纳更多半导体电晶体并整合更多存储处理器，目前的行业标准是，12吋晶圆含有的面积约为70,685平方毫米，可能在几年后就不足以高效地封装尖端芯片。
例如，芯片产业高层表示，在假设生产良率为100%的情况下，一块晶圆上只能生产16套B200。摩根士丹利估计，大约29套早期的H200和H100晶片可以封装在一块晶圆上。
“趋势是确定的，芯片制造商要满足快速数据处理要求，让芯片发挥更大的运算能力，把更多的芯片整合起来，也就使得芯片封装的尺寸越来越大。”一位芯片制造商高层告诉《日经亚洲》，“这项新技术仍处于早期研发阶段。例如，如何在新形状（矩形）的基板上涂覆尖端芯片封装中的光刻胶是一个难题。需要像台积电这样拥有雄厚的资金的芯片制造商来推动半导体设备制造商改变设备的设计方案。
半导体产业高层和分析师表示，显示器和PCB制造商是处理矩形基板的专家，但芯片生产需要更高精度的设备和材料。
Bernstein Research的半导体分析师麦克‧李 （Mark Li）表示，台积电可能需要尽快考虑使用矩形基板，因为AI芯片组将需要每个封装容纳越来越多的芯片。
“这种转变需要对设施进行大规模改造，包括升级机械手臂和自动化物料处理系统，以处理不同形状的基板。”李说，“这可能是一项跨越5到10年的长期计划，不是短期内可以实现的。”
英特尔也在与供应商合作探索面板级封装，而擅长显示器制造的三星也尝试了新的晶片封装方法。
责任编辑：林妍#
