台积电推出16奈米参考流程

【大纪元9月17日报导】（中央社记者张建中新竹17日电）晶圆代工厂台积电今天宣布，在OIP架构下成功推出3套经过硅晶验证的参考流程，协助客户实现16奈米FinFET系统单晶片与三维晶片堆叠封装设计。

台积电表示，新推出的3套参考流程有16奈米制程鳍式场效电晶体(FinFET)数位参考流程、16奈米FinFET客制化设计参考流程及三维积体电路(3D IC)参考流程。

台积电指出，已与电子设计自动化合作伙伴合作，透过多种晶片测试载具，完成3套参考流程验证。

台积电表示，这些参考流程可让设计人员立即采用台积电的16奈米FinFET制程技术进行设计，并为发展穿透电晶体堆叠(TTS)技术的3D IC铺路。